氏名  井上 雅志  イノウエ マサシ   
出身地 大阪府 
出身校 大阪府立高槻北高校 
所属 龍谷大学 電子情報学専攻
     セターズバドミントン
     競馬共助会(アルバイト)

部活動 小:少年野球 ジュニア陸上 水泳
      中:卓球
      高:バレーボール
      大:バドミントン
特徴 朝に弱い 耳が悪い 横着
好きな物 いきものがかり 競馬 バドミントン 卓球 ラーメン から揚げ
好きな馬 ディープインパクト サイレンススズカ
野望 マラソン 九州ラーメン旅(完了) 富士山登頂 全競馬場制覇
研究テーマ     Poly-Si TFTを用いたGate Arrayの設計開発             
内容
Poly-Si TFTは低コストで大面積のフレキシブル基板に集積化できるという利点があり、フラットパネルディスプレイなどに応用されています。さらに、Poly-Si TFTはN型とP型のTFTを作製することができるため、CMOS回路を作製することができます。高速に動作するため、さまざまな電子回路の応用にも期待されています。本研究では、このPoly-Si TFTを用いたGate Arrayの設計開発を行っています。Gate Arrayとは設計、製造手法の1つで、ウェハー上に論理回路をあらかじめ配置し、半完成状態のウェハーを大量に作製しておきます。あとは、受注に合わせて配線を決定することで回路を完成させます。このようにすることによって、コストの削減と作製時間の短縮を実現することができます。今回は、CADを用いて、CTFTインバータとNAND、NOR、XORを設計の段階から行い、これらを実装したGate Arrayを設計し評価を行っています。